LMK1D2104
- 高性能 LVDS クロック・バッファ・ファミリ:最大 2GHz
- デュアル 1:2 差動バッファ
- デュアル 1:4 差動バッファ
- 電源電圧:1.71V~3.465V
- フェイルセーフ入力動作
- 小さい付加ジッタ:156.25MHz 時、12kHz~ 20MHz の範囲で最大 60fs RMS
-
非常に小さい位相ノイズフロア:-164dBc/Hz (標準値)
-
-
非常に小さい伝播遅延:575ps (最大値)
-
出力スキューは最大 20ps
- ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルを受け入れ可能
- LVDS リファレンス電圧 V AC_REF は、容量性結合入力に使用可能
- 産業用温度範囲:-40℃~105℃
- 以下に示すパッケージで供給
-
LMK1D2102:3mm × 3mm、16 ピン VQFN
-
LMK1D2104:5mm × 5mm、28 ピン VQFN
-
LMK1D210x クロック・バッファは、2 つのクロック入力 (IN0 および IN1) を、合計で最大 8 ペアの差動 LVDS クロック出力 (OUT0、OUT7) に分配します。このとき、クロック分配のスキューを最小限に抑えます。各バッファ・ブロックは 1 つの入力と最大 4 つの LVDS 出力で構成されています。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。
LMK1D210x は、50Ω の伝送経路を駆動するように特化して設計されています。シングルエンド・モードで入力を駆動する場合には、 に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。
制御ピン (EN) を使用して、出力バンクをイネーブルまたはディセーブルできます。このピンがオープンのままの場合、すべての出力に対する 2 つのバッファがイネーブルになり、ロジック「0」の場合は、すべての出力に対する両方のバンクがディセーブル (静的ロジック「0」) になります。ロジック「1」の場合は、一方のバンクとその出力がディセーブルになりますが、他のバンクとその出力はイネーブルになります。このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
このデバイスは、1.8V、2.5V、または 3.3V 電源で動作し、-40℃~105℃ (周囲温度) で動作が規定されています。LMK1D210x のパッケージ・バリアントを以下の表に示します。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | LMK1D210x 低付加ジッタ LVDS バッファ データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2023年 6月 27日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK1D1208EVM — LMK1D1208 低ジッタ、2:8、LVDS ファンアウト・バッファの評価基板
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
VQFN (RHD) | 28 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。