LMK1D1204P
- 2 入力、4 出力 (2:4) 高性能 LVDS クロック・バッファ・ファミリ
- 出力周波数:最大 2GHz
- 個別の出力イネーブル / ディセーブル用ハードウェア・ピン
- 電源電圧:1.8V / 2.5V / 3.3V ±5%
- 小さい付加ジッタ:156.25MHz 時、12kHz~20MHz の範囲で最大 60fs rms
-
非常に小さい位相ノイズ・フロア:-164dBc/Hz (標準値)
-
-
非常に小さい伝搬遅延:575ps (最大値)
-
出力スキュー:20ps (最大値)
- フェイルセーフ入力
- ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルに対応
- LVDS リファレンス電圧 V AC_REF は、容量性結合入力に使用可能
- 産業用温度範囲:-40℃~105℃
- パッケージ:
- 5mm × 5mm、28 ピン VQFN (RHD)
LMK1D1204P クロック・バッファは、2 つのクロック入力 (IN0 および IN1) のいずれか 1 つを 4 ペアの差動 LVDS クロック出力 (OUT0~OUT3) に分配します。このとき、クロック分配のスキューを最小限に抑えます。入力は LVDS、LVPECL、LVCMOS、HCSL、CML のいずれかに対応可能です。
LMK1D1204P は、50Ω 伝送経路の駆動に特化して設計されています。シングルエンド・モードで入力を駆動する場合は、未使用の負入力ピンに適切なバイアス電圧を印加する必要があります ( 参照)。IN_SEL ピンは、どの入力を出力に転送するかを選択します。このデバイスは、フェイルセーフ入力機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
各 LVDS 差動出力は、対応する OEx ピンをロジック HIGH 「1」に設定するとイネーブルになります。このピンがロジック LOW 「0」に設定されている場合、出力がディセーブルされて HIGH Z 状態になり、消費電力の低減につながります。
このデバイスは、1.8V、2.5V または 3.3V 電源で動作し、-40℃~105℃ (周囲温度) で動作が規定されています。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | LMK1D1204P ピン制御 OE、低付加ジッタ LVDS バッファ データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2023年 6月 27日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK1D1208EVM — LMK1D1208 低ジッタ、2:8、LVDS ファンアウト・バッファの評価基板
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
VQFN (RHD) | 28 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。