CDCLVP111-SP
- 1つの差動クロック入力ペアLVPECLを10の差動LVPECLへ分配
- LVECLおよびLVPECLと完全に互換
- 2.375V~3.8Vの広い電源電圧範囲に対応
- CLK_SELによりクロック入力を選択可能
- クロック分配アプリケーションでの低い出力スキュー(標準値15ps)
- 付加ジッタ: 1ps未満
- 伝搬遅延: 355ps未満
- オープン入力デフォルト状態
- LVDS、CML、SSTL入力互換
- シングルエンド・クロック用のVBB基準電圧出力
- 周波数範囲: DC~3.5GHz
- 防衛、航空宇宙、および医療アプリケーションをサポート
- 管理されたベースライン
- 単一のアセンブリ/テスト施設
- 単一の製造施設
- 軍用温度範囲(-55℃~125℃)で利用可能 (1)
- 長期にわたる製品ライフ・サイクル
- 製品変更通知の延長
- 製品のトレーサビリティ
(1)温度範囲をカスタマイズ可能
CDCLVP111-SPクロック・ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0~Q9)出力に、最小限のスキューで分配します。CDCLVP111-SPは、入力マルチプレクサに2つのクロック源を接続できます。CDCLVP111-SPは、50Ωの伝送経路を駆動するように特化して設計されています。出力ピンが使用されていないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に50Ωに終端する必要があります。
シングルエンド入力動作が必要な場合は、VBB基準電圧出力を使用します。この場合、VBBピンをCLK0へ接続し、10nFのコンデンサを経由してGNDへバイパスします。
高速性能を発揮するには、差動モードの使用を強く推奨します。
CDCLVP111-SPは、-55℃~125℃での動作が規定されています。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
11 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | CDCLVP111-SP 低電圧、1:10 LVPECL、クロック・ドライバ、入力切り換え付き データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2017年 8月 2日 |
* | SMD | CDCLVP111-SP SMD 5962-16207 | 2020年 9月 22日 | |||
* | 放射線と信頼性レポート | CDCLVP111-SP Total Ionizing Dose (TID) Radiation Report (Rev. A) | 2020年 1月 7日 | |||
* | 放射線と信頼性レポート | Single-Event Effects Test Report for CDCLVP111-SP 1:10 LVPECL Clock Distributor | 2017年 1月 30日 | |||
その他の技術資料 | TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. A) | 2023年 8月 31日 | ||||
アプリケーション・ノート | Heavy Ion Orbital Environment Single-Event Effects Estimations (Rev. A) | PDF | HTML | 2022年 11月 17日 | |||
アプリケーション・ノート | Single-Event Effects Confidence Interval Calculations (Rev. A) | PDF | HTML | 2022年 10月 19日 | |||
セレクション・ガイド | TI Space Products (Rev. I) | 2022年 3月 3日 | ||||
e-Book(PDF) | Radiation Handbook for Electronics (Rev. A) | 2019年 5月 21日 | ||||
ユーザー・ガイド | TSW12D1620EVM-CVAL User's Guide (Rev. A) | 2019年 1月 29日 | ||||
EVM ユーザー ガイド (英語) | CDCLVP111-SP Evaluation Module (CDCLVP111EVM-CVAL) | 2016年 11月 17日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
CDCLVP111EVM-CVAL — CDCLVP111-SP 1:10 LVPECL クロック・ドライバの評価モジュール
The CDCLVP111-SP EVM allows testing and validation of the CDCLVP111 clock distribution buffer utilizing a ceramic Engineering Model (EM).
ユーザー ガイド: PDF
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
設計ツール
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン
TIDA-010191 — 宇宙グレード、マルチチャネルの JESD204B 15GHz クロック処理のリファレンス デザイン
フェーズド アレイ アンテナとデジタル ビーム フォーミングは、将来の宇宙空間で、レーダー画像処理と広帯域の人工衛星通信システムの性能向上に役立つ重要なテクノロジーです。デジタル ビーム フォーミングは、アナログ ビーム フォーミングとは異なり、通常はアンテナ素子ごとに一連のデータ コンバータが必要です。これらのコンバータは、特定の位相関係を定義した複数のクロックを必要とします。このリファレンス デザインが提示するのは、定義済みの位相関係と調整可能な位相関係を使用し、メガヘルツ単位からギガヘルツ単位の低ノイズ (...)
設計ガイド: PDF
パッケージ | ピン数 | ダウンロード |
---|---|---|
CFP (HFG) | 36 | オプションの表示 |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。