CDCLVP2108
- Dual 1:8 Differential Buffer
- Two Clock Inputs
- Universal Inputs Can Accept LVPECL, LVDS,
LVCMOS/LVTTL - 16 LVPECL Outputs
- Maximum Clock Frequency: 2 GHz
- Maximum Core Current Consumption: 115 mA
- Very Low Additive Jitter: <100 fs, RMS
in 10-kHz to 20-MHz Offset Range - 2.375-V to 3.6-V Device Power Supply
- Maximum Propagation Delay: 550 ps
- Maximum Within Bank Output Skew: 25 ps
- LVPECL Reference Voltage, VAC_REF,
Available for Capacitive-Coupled Inputs - Industrial Temperature Range: –l40°C
to +85°C - Supports 105°C PCB Temperature (Measured
with a Thermal Pad) - Available in 7-mm × 7-mm, 48-Pin VQFN
(RGZ) Package - ESD Protection Exceeds 2000 V (HBM)
The CDCLVP2108 is a highly versatile, low additive jitter buffer that can generate 16 copies of LVPECL clock outputs from two LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. Each buffer block consists of one input that feeds two LVPECL outputs. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 25 ps, making the device a perfect choice for use in demanding applications.
The CDCLVP2108 clock buffer distributes two clock inputs (IN0, IN1) to 16 pairs of differential LVPECL clock outputs (OUT0, OUT15) with minimum skew for clock distribution. Each buffer block consists of one input that feeds two LVPECL clock outputs. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.
The CDCLVP2108 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.
The CDCLVP2108 is characterized for operation from 40°C to +85°C and is available in a 7-mm × 7-mm, VQFN-48 package.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | CDCLVP2108 16-LVPECL Output, High-Performance Clock Buffer データシート (Rev. C) | PDF | HTML | 2013年 10月 25日 | ||
その他の技術資料 | クロック&タイミング・ソリューション (Rev. A 翻訳版) | 2013年 12月 11日 | ||||
EVM ユーザー ガイド (英語) | CDCLVP2108EVM User's Guide | 2009年 5月 27日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCLVP2108EVM — CDCLVP2108 追加位相ノイズの小さいクロック・バッファの評価基板
CDCLVP2108EVM is the evaluation module for CDCLVP2108. The CDCLVP2108 is a highly versatile, low additive jitter buffer that integrates two channels of 1:8 LVPECL buffers with selectable LVPECL, LVDS, or LVCMOS inputs. It has a maximum clock frequency up to 2 GHz. The overall additive jitter (...)
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
VQFN (RGZ) | 48 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。