Analog Engineer's Circuit: Amplifiers

JAJA543A–January 2018–Revised February 2019

フォトダイオード・アンプ回路

設計目標

入力		出力		BW	電源		
I_{iMin}	I_{iMax}	V_{oMin}	V_{oMax}	f_p	V_{cc}	V_{ee}	V_{ref}
0A	2.4µA	100mV	4.9V	20kHz	5V	0V	0.1V

設計の説明

この回路は、フォトダイオードからの光に応じた電流を増幅するためのトランスインピーダンス・アンプとして構成されたオペアンプです。



Copyright © 2018, Texas Instruments Incorporated

デザイン・ノート

1. バイアス電圧(V_{ref})は、入力電流が0Aのとき、負の電源レールで出力が飽和することを防止します。
2. DC誤差を減らすため、バイアス電流の小さいJFETまたはCMOS入力のオペアンプを使用してください。
3. リニア出力スイングに基づいて出力範囲を設定します(A_{ol}の仕様を参照)。

SBOA220 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA220
Copyright © 2018–2019, Texas Instruments Incorporated

設計手順

1. ゲイン抵抗を選択します。

$$R_1 = \frac{V_{oMax} - V_{oMin}}{I_{IMax}} = \frac{4.9V - 0.1V}{2.4\mu A} = 2M\Omega$$

2. 回路の帯域幅を満たすよう、帰還コンデンサを選択します。

$$C_1 \le \frac{1}{2 \times \pi \times R_1 \times f_p}$$

$$C_1 \le \frac{1}{2 \times \pi \times 2M\Omega \times 20kHz} \le 3.97pF \approx 3.3pF \text{ (Standard Value)}$$

3. 回路が安定するために必要な、オペアンプのゲイン帯域幅(GBW)を計算します。

$$GBW > \frac{C_i + C_1}{2 \times \pi \times R_1 \times C_1^2} > \frac{20pF + 3.3pF}{2 \times \pi \times 2M\Omega \times (3.3pF)^2} > 170kHz$$

where $C_i = C_j + C_d + C_{cm} = 11pF + 5pF + 4pF = 20pF$ given

- C_j: フォトダイオードの接合部容量
- C_d: アンプの差動入力容量
- C_{cm}: 反転入力の同相入力容量

4. 0.1Vのバイアス電圧について、バイアス回路の値を計算します。

$$R_2 = \frac{V_{cc} - V_{ref}}{V_{ref}} \times R_3$$

$$R_2 = \frac{5V - 0.1V}{0.1V} \times R_3$$

$$R_2 = 49 \times R_3$$

Closest 1% resistor values that yield this relationship are
$R_2 = 13.7k\Omega$ and $R_3 = 280\Omega$

5. V_{ref}電圧にフィルタを適用するため、C_2に1µFを選択します。結果として、カットオフ周波数は次の式で与えられます。

$$f_p = \frac{1}{2 \times \pi \times C_2 \times (R_2 \parallel R_3)} = \frac{1}{2 \times \pi \times 1\ \mu F \times (13.7k \parallel 280)} = 580Hz$$

SBOA220 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA220
Copyright © 2018–2019, Texas Instruments Incorporated

設計シミュレーション

DCシミュレーション結果



ACシミュレーション結果



SBOA220 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA220
Copyright © 2018–2019, Texas Instruments Incorporated

設計の参照資料

TIの総合的な回路ライブラリについては、「アナログ・エンジニア向け回路クックブック」を参照してください。

回路 SPICE シミュレーション・ファイルSBOC517を参照してください。

TIPD176 (www.tij.co.jp/tool/jp/tipd176)を参照してください。

設計に使用されるオペアンプ

OPA322	
V_{cc}	1.8V～5.5V
V_{inCM}	レール・ツー・レール
V_{out}	レール・ツー・レール
V_{os}	0.5mV
I_q	1.6mA/Ch
I_b	0.2pA
UGBW	20MHz
SR	10V/µs
チャネル数	1、2、4
www.ti.com/product/opa322	

設計の代替オペアンプ

LMP7721	
V_{cc}	1.8V～5.5V
V_{inCM}	V_{ee}～(V_{cc}-1V)
V_{out}	レール・ツー・レール
V_{os}	26µV
I_q	1.3mA/Ch
I_b	3fA
UGBW	17MHz
SR	10.43V/µs
チャネル数	1
www.ti.com/product/lmp7721	

改訂履歴

改訂内容	日付	変更
A	2019 年 2 月	タイトルのサイズを小さくし、タイトルのロールを「アンプ」に変更。 回路クックブックのランディング・ページと SPICE シミュレーション・ファイルへのリンクを追加。

SBOA220 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA220
Copyright © 2018–2019, Texas Instruments Incorporated

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売約款 (https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html)、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

日本語版 日本テキサス・インスツルメンツ合同会社
Copyright © 2021, Texas Instruments Incorporated