LMK04816BEVAL
3 入力、13 出力、クロック・ジッタ・クリーナ、デュアル・カスケード接続 PLL および内蔵 2.5GHz VCO 付
LMK04816BEVAL
概要
LMK04816 は業界最高性能のクロック・コンディショナであり、複数の高度な機能を搭載しているので、クロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たすことができます。デュアル・ループ PLLatinum™ アーキテクチャを採用した結果、1 個の低ノイズ VCXO モジュールを使用して 111fs (フェムト秒) rms 以下のジッタ (12kHz ~ 20MHz) を実現すること、または 1 個の低コスト外付け水晶振動子とバラクタ・ダイオードを使用して 200fs rms 以下のジッタ (12kHz~20MHz) を実現することができます。
このデュアル・ループ・アーキテクチャは、2 個の高性能フェーズ・ロック・ループ (PLL)、1 個の低ノイズ水晶発振器回路、1 個の高性能電圧制御発振器 (VCO) で構成されています。最初の PLL (PLL1) は低ノイズのジッタ・クリーナ機能を実現し、2番目の PLL (PLL2) はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせる場合、PLL1 は VCXO モジュールまたは調整可能な水晶振動子が出力する優れた近接位相ノイズ特性 (オフセットは 50kHz 以下) を活用し、入力クロックのクリーニングを実施します。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。
特長
- マルチモード:デュアル PLL、シングル PLL、クロック分配
- デュアル・ループ PLLatinum PLL アーキテクチャ
- PLL1
- 複数の入力クロック消失時のホールド・オーバー・モード
- 自動または手動のトリガ / リカバリ
- PLL2
- 低ノイズVCOを内蔵
- LOS (信号損失) 機能搭載、3 個の冗長型入力クロック
- 自動と手動の各切り替えモード
- 50% デューティ・サイクルの出力分周、1 ~ 1045 (偶数と奇数)
- LVPECL、LVDS、LVCMOS いずれかを選択できる複数のプログラマブル出力
- 固定型または動的に調整可能な高精度デジタル遅延機能
- 25ps (ピコ秒) 単位のアナログ遅延制御
- 13 組の差動出力。最大 26 個のシングルエンド。
- 最大 6 個の VCXO /水晶振動子バッファ付き出力
- 0 遅延モード
クロック・ジッタ・クリーナとシンクロナイザ
開始する
- LMK04816BEVAL のご注文
- TICSPRO-SW のダウンロードとインストール
- LMK04816BEVAL user's guide (英語) を読む
- TICSRPRO-SW を使用してレジスタを構成
購入と開発の開始
LMK04816BEVAL/NOPB — 3 入力、13 出力、クロック・ジッタ・クリーナ、デュアル・カスケード接続 PLL および内蔵 2.5GHz VCO 付
TICSPRO-SW — TICS Pro v1.7.7.2, 05-Feb-2024
TICS Pro 1.7.7.2 installer binary for Windows operating system
製品
クロック・ジェネレータ
RF PLL / シンセサイザ
クロック・ジッタ・クリーナとシンクロナイザ
クロック・バッファ
発振器
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.2 Release Notes
TICS Pro 1.7.7.2 Software Manifest
リリース情報
Bug Fixes
- Fix locale issue causing floating point numbers to be parsed incorrectly in some locales
- Fix incorrect check for .NET Framework 4.8
- Stack trace include in error log when available
- Fix LMK05318B EEPROM export text to properly display "R157" instead of "R171"
- USB2ANY firmware revision update: v2.9.1.2
- If pin 77 of MSP430 was grounded, v2.9.1.1 firmware would not initialize I2C on the correct pins. This is corrected in v2.9.1.2
- Update affects Reference PRO, LMX1214, and LMX1906-SP evaluation modules
Known Issues
- LMK5C33216
- When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318
- In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
最新情報
- Added LMX1214, LMX1906-SP
- USB2ANY firmware revision update: v2.9.1.2
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | ユーザー・ガイド | LMK04816 Low-Noise Clock Jitter Cleaner with Dual Loop PLLs | 2012年 7月 2日 | |||
証明書 | LMK04816BEVAL/NOPB EU Declaration of Conformity (DoC) | 2019年 1月 2日 |