

絶縁アンプと疑似差動入力 SAR ADC を使用した $\pm 12V$ の電圧センシング回路


Alex Smith

ISO224 入力電圧	ISO224 出力 ($V_{OUTP} - V_{OUTN}$)	ADS7142 入力 (疑似差動)	ADS7142 デジタル出力
+12V	+4V	3.3V	FFF _H
-12V	-4V	0V	000 _H

電源および基準電圧			
VDD1	VDD2および Vcc	AVDD	GND
4.5V~18V	5V	3.3V	0V

設計の説明

この回路は、ISO224 絶縁アンプ、TLV9002 オペアンプ、ADS7142 SAR ADC を活用して $\pm 12V$ の絶縁電圧センシング測定を行います。ISO224 は $\pm 12V$ のシングルエンド信号を $1/3V/V$ の固定ゲインで測定し、VDD2/2 の出力同相電圧で $\pm 4V$ の絶縁差動出力電圧を生成できます。TLV9002 のチャンネル 1 は、ADS7142 の入力範囲に合わせて ISO224 の出力をコンディショニングし、チャンネル 2 は ISO224 のフェイルセーフ出力を監視します。ADS7142 は、フルスケール入力と AVDD 基準電圧の範囲が $1.65V \sim 3.6V$ である 2 チャンネル ADC です。このクックブック回路では ADS7142 の 2 チャンネル入力を疑似差動構成で使用し、正と負の両方の信号を ISO224 で測定できます。この回路は、列車制御/管理システム、アナログ入力モジュール、インバータとモーター制御など多くの産業用高電圧アプリケーションに適用できます。本書の「部品選定」の式と説明は、各システムの仕様や要求に応じてカスタマイズできます。



仕様

仕様	計算結果	シミュレーション結果
140kSPS での ADC 過渡入力電圧セトリング	403 μ V	88 μ V
コンディショニングされた信号の範囲	0V~3.3V	0V~3.3V
入力でのノイズ	262 μ V _{RMS}	526 μ V _{RMS}
閉ループ帯域幅	175kHz	145kHz

デザイン・ノート

1. 広い入力範囲、柔軟な電源構成、高い精度が理由で、[ISO224](#) を選択しました。
2. 超低消費電力、高集積、柔軟な電源構成、小さなサイズが理由で、[ADS7142](#) を選択しました。
3. コスト最適化、構成オプション、小さなサイズが理由で、[TLV9002](#) オペアンプを選択しました。
4. $AVDD$ 、 V_{CM} (ADC の同相電圧を設定する AINN への疑似差動入力) には、低インピーダンスかつ低ノイズの電源を選択します。
5. ADC のフルスケール範囲と同相の仕様を特定します。これについては「部品選定」で述べます。
6. 歪みを最小限に抑えるため、 C_{FILT} には [C0G](#) コンデンサを選択します。
7. 最良の性能を得るため、 $R_{FILT1,2}$ には 0.1% 20ppm/°C 以下の薄膜抵抗を使用して、歪みを最小限に抑えることを考慮します。
8. 『[Understanding and Calibrating the Offset and Gain for ADC Systems](#)』で、誤差解析の方法を説明しています。ゲイン、オフセット、ドリフト、およびノイズの誤差を最小限に抑える方法については、リンク先をご覧ください。
9. [TI プレシジョン・ラボ - ADC](#) トレーニング・ビデオ・シリーズでは、電荷バケツ回路の R_{FILT} および C_{FILT} を選択する方法について解説しています。これらの部品の値はアンプの帯域幅、データ・コンバータのサンプリング・レート、データ・コンバータの設計に依存します。ここに示す値は、この例のアンプとデータ・コンバータで適切なセトリングと AC 性能を実現します。設計を変更する場合は、別の RC フィルタを選定する必要があります。最高水準のセトリングと AC 性能を実現する RC フィルタの選択方法については、『[Introduction to SAR ADC Front-End Component Selection](#)』(英語) を参照してください。

部品選定

1. 入力電圧範囲に基づいて絶縁アンプを選択し、出力同相電圧および出力電圧の範囲を決定します。

ISO224 の電源には、ハイサイド電源に 4.5V~18V、ローサイド電源に 4.5V~5.5V が使えます。ISO224 のシングルエンド入力範囲は $\pm 12V$ 、ゲインは $1/3 V/V$ 固定であるため、この例では同相電圧 $V_{DD2} / 2 (+2.5V)$ で $\pm 4V$ の差動出力が得られます。

$$\frac{\pm 12V_{IN, Single-Ended}}{3} = \pm 4V_{OUT, Differential} @ 2.5V \left(\frac{V_{DD2}}{2} \right) \text{ common-mode}$$

2. サイズが小さく低消費電力の ADC を選択します。

ADS7142 は、疑似差動構成で使用できる小型低消費電力の 2 チャンネル ADC です。最大入力範囲は基準電圧により設定され、この例では $AV_{DD} (3.3V)$ と同じです。

$$ADC_{Full-Scale Range} = V_{REF} = AV_{DD} = 3.3V$$

疑似差動測定に必要な ADC 同相電圧を求めます。

$$V_{CM} = \frac{V_{REF}}{2} = 1.65V$$

3. ISO224 の $\pm 4V$ 差動、+2.5V 同相出力を、ADS7142 の 3.3V 疑似差動、1.65V 同相入力に変換できるオペアンプを選択します。また、ISO224 のフェイルセーフ出力機能を監視できる 2 番目のチャンネルを備えたオペアンプを選択することを推奨します。

TLV9002 は、コストの制約が厳しい小型アプリケーション用に最適化された 2 チャンネル、レール・ツー・レール入出力アンプです。

チャンネル 1 は、ISO224 の $\pm 4V$ 差動、+2.5V 同相出力を、3.3V (ピーク) の疑似差動出力 (同相電圧 1.65V) に変換するために使用します。R1 = R4 かつ R2 = R3 の場合、伝達関数は以下の式で設定されます。

$$V_{OUT} = V_{OUTP} \left(\frac{R4}{R3} \right) + V_{OUTN} \left(\frac{R1}{R2} \right) + V_{CM}$$

この信号は $\pm 4V$ から 3.3V に変換する必要があります。すなわち、信号を $3.3V/\pm 4V = 3.3V/8V$ の割合で減衰させる必要があります。前に計算した値 (1.65V) を V_{CM} に代入し、R2 と R3 を使いやすい 10k Ω に設定すると、以下の式が得られます。

$$3.3V = 4V \left(\frac{R4}{10k\Omega} \right) + 1.65V \quad 0V = -4V \left(\frac{R1}{10k\Omega} \right) + 1.65V$$

R1 と R4 についてこの式を解くと、4.125k Ω の値が得られます。

このトピックについての詳細情報は、『[Interfacing a Differential-Output \(Isolated\) Amplifier to a Single-Ended Input ADC](#)』Tech Note (英語) に記載されています。

TLV9002 のチャンネル 2 は、ISO224 のフェイルセーフ出力機能の監視に使用します。ISO224 のフェイルセーフ出力機能は、 V_{IN} ピンの入力信号にかかわらず、ハイサイド電源 V_{DD1} が失われると常に有効になります。

TLV9002 のチャンネル 2 の出力 V_{COMP} はシステム・コントローラの GPIO ポートに inputs され、フェイルセーフ出力機能が有効な場合常に HIGH に移行します。詳細については、『[Fail-Safe Output Feature](#)』(英語) アプリケーション・ノートを参照してください。

4. 入力信号のセトリングと 140kSPS のサンプル・レートに合わせて R_{1FILT} 、 R_{2FILT} 、 C_{FILT} を選択します。

TI プレジジョン・ラボのビデオ『[Refine the \$R_{FILT}\$ and \$C_{FILT}\$ Values](#)』(英語) では、 R_{FILT} と C_{FILT} の選択方法を説明しています。最終的に、1.1 Ω と 330pF という値で、アクイジション時間内に最下位ビット (LSB) の 1/2 を優に下回るまでセトリングできることが分かりました。



DC 伝達特性

以下のグラフに、ISO224 への $\pm 15\text{V}$ 入力信号による TLV9002 および ADS7142 への入力のシミュレーション結果を示します。最初のグラフに、ISO224 の $\pm V_{IN}/3$ のリニア出力と TLV9002 の入力を示します。2 番目のグラフに、TLV9002 がゲインをさらに $V_{IN}/2.43$ に減少させ、同相電圧が 1.65V にシフトすることを示します。その結果、 $AVDD = VREF = 3.3\text{V}$ の場合、フルレンジ $\pm 12\text{V}$ の入力信号で ADC の $0\text{V} \sim 3.3\text{V}$ のフルスケール範囲 (FSR) を活用できます。

以下の伝達関数は、ISO224 と TLV9002 のゲインが $1/7.28\text{V/V}$ であることを示しています。


$$\text{Gain}_{\text{ISO224}} \cdot \text{Gain}_{\text{TLV9002}} \cdot V_{\text{IN}} = V_{\text{OUT}}$$

$$\frac{1}{3} \cdot \frac{1}{2.43} \cdot 12\text{V} = \frac{1}{7.28} \cdot 12\text{V} = 1.65\text{V}$$




AC 伝達特性

信号チェーンの帯域幅のシミュレーション結果は約 145kHz、ゲインは -17.25dB であり、線形ゲインは約 0.137V/V (減衰率 1/7.28V/V) です。これは、システムのゲインの期待値と一致しています。



ADC 過渡入力電圧セトリングのシミュレーション

以下に、アキュイジション時間が $5.3\mu\text{s}$ のときの過渡セトリングのシミュレーション結果を示します。 $88\mu\text{V}$ のノイズは、0.5 LSB の制限である $403\mu\text{V}$ を十分に下回っています。この件の詳しい理論については、『[Refine the Rfilt and Cfilt Values](#)』(英語) を参照してください。



ノイズ・シミュレーション


ADC の入力でのノイズのシミュレーション結果は、計算された期待値を上回っています。この差は、シミュレーション・モデルでのノイズのピーキングが計算に含まれていないことが原因です。以下の式は、信号チェーンでは ISO224 のノイズが支配的で、TLV9002 からのノイズは無視できることを示しています。この件の詳しい理論については、『[Calculating the Total Noise for ADC Systems](#)』を参照してください。

$$E_n = \text{Gain}(e_n) \sqrt{(1.57 \cdot \text{BW})}$$

$$E_{n\text{ISO224A}} = \frac{1}{3} \cdot \frac{1}{2.43} (4 \mu\text{V} / \sqrt{\text{Hz}}) \cdot \sqrt{1.57 \cdot 145 \text{kHz}} = 262 \mu\text{V}_{\text{RMS}}$$

$$E_{n\text{TLV9002}} = \frac{1}{2.43} (27 \text{nV} / \sqrt{\text{Hz}}) \cdot \sqrt{1.57 \cdot 145 \text{kHz}} = 5 \mu\text{V}_{\text{RMS}}$$

$$E_{n\text{ISO224A+TLV9002}} = E_{n\text{ISO224A}} + E_{n\text{TLV9002}} = \sqrt{262^2 \mu\text{V}_{\text{RMS}} + 5^2 \mu\text{V}_{\text{RMS}}} = 262 \mu\text{V}_{\text{RMS}}$$



使用デバイス

デバイス	主な特長	リンク	類似デバイス
ISO224	±12V のシングルエンド入力範囲、 $\frac{1}{2}$ の固定ゲイン、±4V の差動出力を生成、出力同相電圧 +2.5V、ハイスайд電源 4.5V~18V、ローサイド電源 4.5V~5.5V、入力オフセット:25℃で ±5mV、最大値 ±42μV/℃、ゲイン誤差:25℃で ±0.3%、最大値 ±50ppm/℃、非直線性:最大値 ±0.01%、±1ppm/℃、1.25MΩの高入力インピーダンス	www.ti.com/product/ISO224	www.ti.com/isoamps
ADS7142	デュアル・チャネル、フルスケール入力スパンと基準電圧を AVDD により設定、デフォルト 12 ビットの性能、高精度モードで 16 ビットの性能、600SPS において 0.45μA の非常に低い消費電流	www.ti.com/product/ADS7142	http://www.ti.com/PrecisionADCs
TLV9002	デュアル・チャネル、レール・ツー・レール入出力アンプ、2727nV/√Hz の低い広帯域ノイズ、±0.04mV の低い入力オフセット電圧	www.ti.com/product/TLV9002	http://www.ti.com/opamps

設計の参照資料

TIの総合的な回路ライブラリについては、「[アナログ・エンジニア向け回路クックブック](#)」を参照してください。

主要なファイルへのリンク

絶縁設計のソース・ファイル - <http://www.ti.com/lit/zip/sbac226>

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売約款 (<https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html>)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

日本語版 日本テキサス・インスツルメンツ合同会社
Copyright © 2021, Texas Instruments Incorporated