


INA849 超低ノイズ (1 nV/√Hz)、広帯域幅計測アンプ

1 特長

- 超低ノイズ: 入力電圧ノイズ: 1nV/√Hz (標準値)
- 高精度のスーパーベータ入力性能:
 - 低いオフセット電圧: 35μV (最大値)
 - 低いオフセット電圧ドリフト: 0.4μV/°C (最大値)
 - 低い入力バイアス電流: 20nA (最大値)
 - 小さいゲイン・ドリフト: G = 1 の場合 5ppm/°C (最大値)
- 帯域幅: 28MHz (G = 1)、8MHz (G = 100)
- スルーレート: 35V/μs
- 同相除去: 最大ゲインの場合 120dB (最小値)
- 電源電圧範囲:
 - 単一電源: 8V~36V
 - デュアル電源: ±4V~±18V
- 仕様温度範囲: -40°C~+125°C
- パッケージ: 8ピン SOIC および VSSOP

2 アプリケーション

- アナログ入力モジュール
- マイク・プリアンプ
- 流量トランスミッタ
- バッテリー試験装置
- LCD テスト
- 心電図 (ECG)
- 外科用機器
- プロセス分析 (pH、ガス、濃度、力、湿度)



INA849 の内部概略回路図

3 概要


INA849 は、超低ノイズの計測アンプで、高分解能システムにおける最大の精度と、幅広い単一電源またはデュアル電源範囲での動作を実現するように最適化されています。このデバイスは、スーパーベータ入力トランジスタにより、競合製品よりも大幅に低い入力バイアス電流を実現しています。最新の製造プロセスにより、非常に低い電圧ノイズ、入力オフセット電圧、オフセット電圧ドリフトが得られます。

正確にマッチングされた内蔵抵抗により、全入力同相範囲にわたり、92dB (G = 1) と高い同相除去が得られます。単一の外付け抵抗により、1~10,000 の範囲で任意のゲインを設定できます。INA849 の電流帰還トポロジは、極小、高速移動信号に対する広帯域幅を高ゲインで実現しています。たとえば、0.4μs の高速セトリング・タイム (0.01%) で、G = 100 で 8MHz、G = 1 で 28MHz の帯域幅を実現し、高分解能の A/D コンバータ (ADC) を直接駆動します。

製品情報

部品番号	パッケージ ⁽¹⁾	本体サイズ (公称)
INA849	SOIC (8)	4.90mm × 3.91mm
	VSSOP (8)	3.00mm × 3.00mm

- (1) 利用可能なすべてのパッケージについて、このデータシートの末尾にあるパッケージ・オプションについての付録を参照してください。



入力換算電圧ノイズ・スペクトル密度と周波数との関係



目次

1 特長.....	1	8.4 デバイスの機能モード.....	18
2 アプリケーション.....	1	9 アプリケーションと実装.....	19
3 概要.....	1	9.1 アプリケーション情報.....	19
4 改訂履歴.....	2	9.2 代表的なアプリケーション.....	23
5 デバイス比較表.....	3	10 電源に関する推奨事項.....	25
6 ピン構成および機能.....	3	11 レイアウト.....	25
7 仕様.....	4	11.1 レイアウトのガイドライン.....	25
7.1 絶対最大定格.....	4	11.2 レイアウト例.....	26
7.2 ESD 定格.....	4	12 デバイスおよびドキュメントのサポート.....	27
7.3 推奨動作条件.....	4	12.1 ドキュメントのサポート.....	27
7.4 熱に関する情報.....	5	12.2 Receiving Notification of Documentation Updates..	27
7.5 電気的特性.....	5	12.3 サポート・リソース.....	27
7.6 代表的特性.....	8	12.4 商標.....	27
8 詳細説明.....	16	12.5 Electrostatic Discharge Caution.....	27
8.1 概要.....	16	12.6 Glossary.....	27
8.2 機能ブロック図.....	16	13 メカニカル、パッケージ、および注文情報.....	27
8.3 機能説明.....	17		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (December 2020) to Revision B (April 2021)	Page
• DGK (VSSOP-8) パッケージを事前情報 (プレビュー) から量産データ (アクティブ) に変更.....	1
• 電流ノイズの標準値を 1.6pA/√Hz から 1.1 pA/√(Hz) に変更.....	5
• 注 (9) を追加.....	5
• 図 7-25、電流ノイズのスペクトル密度と周波数の関係 (RTI) を変更.....	8
• 図 7-42、全高調波歪と周波数との関係を変更.....	8
• 図 7-43、異なる負荷における全高調波歪と周波数との関係を変更.....	8
• 図 7-44、2 次高調波歪と周波数との関係を変更.....	8
• 図 7-45、3 次高調波歪と周波数との関係を変更.....	8

Changes from Revision * (November 2020) to Revision A (December 2020)	Page
• INA849 デバイスを事前情報 (プレビュー) から量産データ (アクティブ) に変更.....	1
• プレビューの DGK パッケージとそれに関連する項目を追加.....	1

5 デバイス比較表

デバイス	説明	ゲイン計算式	ピン部の RG ピン
INA159	$G = 0.2V$ 差動アンプ、 $\pm 10V$ から $3V$ および $5V$ への変換用	$G = 0.2V/V$	N/A
INA819	$35\mu V$ オフセット、 $0.4\mu V/^\circ C$ V_{OS} ドリフト、 $8nV/\sqrt{Hz}$ ノイズ、低消費電力、高精度計測アンプ	$G = 1 + 50\text{ k}\Omega/RG$	2、3
INA818	$35\mu V$ オフセット、 $0.4\mu V/^\circ C$ V_{OS} ドリフト、 $8nV/\sqrt{Hz}$ ノイズ、低消費電力、高精度計測アンプ	$G = 1 + 50\text{ k}\Omega/RG$	1、8
INA821	$35\mu V$ オフセット、 $0.4\mu V/^\circ C$ V_{OS} ドリフト、 $7nV/\sqrt{Hz}$ ノイズ、広帯域、高精度計測アンプ	$G = 1 + 49.4\text{ k}\Omega/RG$	2、3
INA828	$50\mu V$ オフセット、 $0.5\mu V/^\circ C$ V_{OS} ドリフト、 $7nV/\sqrt{Hz}$ ノイズ、低消費電力、高精度計測アンプ	$G = 1 + 50\text{ k}\Omega/RG$	1、8
INA333	$25\mu V$ V_{OS} 、 $0.1\mu V/^\circ C$ V_{OS} ドリフト、 $1.8V$ から $5V$ 、 RRO 、 $50\mu A$ I_Q 、チョッパー安定化 INA	$G = 1 + 100\text{ k}\Omega/RG$	1、8
INA848	超低ノイズ ($1.5nV/\sqrt{Hz}$)、広帯域幅計測アンプ固定ゲイン = 2000	$G = 2000V/V$	N/A
PGA280	ゼロドリフト、高電圧プログラマブル・ゲイン計測アンプ、シグナル・インテグリティ・テスト機能 (過負荷検出、入力スイッチ・マトリクス、配線破損テスト、チェックサム付き SPI、GPIO ポート) 付	デジタル方式プログラマブル	N/A
PGA112	高精度、プログラマブル・ゲイン・オペアンプ、SPI 付	デジタル方式プログラマブル	N/A

6 ピン構成および機能




図 6-1. D パッケージ (8 ピン SOIC) および DGK パッケージ (8 ピン VSSOP)、上面図

表 6-1. ピン機能

ピン		I/O	説明
名前	番号		
-IN	1	I	負 (反転) 入力
+IN	4	I	正 (非反転) 入力
OUT	7	O	出力
RG	2、3	—	ゲイン設定ピン。ピン 2 とピン 3 の間にゲイン抵抗を配置します。
REF	6	I	リファレンス入力。このピンは、低インピーダンスのソースで駆動する必要があります。
-VS	5	—	負電源
+VS	8	—	正電源

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V _S	電源電圧	単一電源、V _S = (+V _S)		40	V
		デュアル電源、V _S = (+V _S) – (–V _S)		±20	
V _I	信号入力ピン	電圧	(–V _S) – 0.5	(+V _S) + 0.5	V
		電流	–10	+10	mA
	信号差動入力電圧	ゲイン ≤ 4	–V _S	+V _S	V
		4 < ゲイン < 50	(–V _S) / ゲイン	(+V _S) / ゲイン	
		ゲイン > 50	–1V	+1V	
V _{REF}	基準入力電圧		(–V _S) – 0.5	(+V _S) + 0.5	V
V _O	信号出力電圧		(–V _S) – 0.5	(+V _S) + 0.5	V
I _S	出力短絡 ⁽²⁾		連続		
T _A	動作温度 ⁽³⁾		–40	125	°C
T _J	接合部温度 ⁽³⁾		–40	175	°C
T _{stg}	保管温度		–65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) V_S / 2 への短絡
- (3) 静止電流による、電源電圧と負荷に依存するデバイスの自己発熱を考慮する必要があります。

7.2 ESD 定格

			値	単位
V _(ESD)	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 ⁽²⁾	±750	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	最大値	単位
V _S	電源電圧	単一電源、V _S = (+V _S)	8	36	V
		デュアル電源、V _S = (+V _S) – (–V _S)	±4	±18	
T _A	仕様温度範囲		–40	125	°C

7.4 熱に関する情報

熱特性 ⁽¹⁾		INA849	INA849	単位
		D (SOIC)	DGK (VSSOP)	
		8ピン	8ピン	
R _{θJA}	接合部から周囲への熱抵抗	119.6	168.7	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	66.3	61.4	°C/W
R _{θJB}	接合部から基板への熱抵抗	61.9	90.0	°C/W
Ψ _{JT}	接合部から上面への熱特性パラメータ	20.5	8.4	°C/W
Ψ _{JB}	接合部から基板への熱特性パラメータ	61.4	88.4	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	N/A	N/A	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

7.5 電気的特性

T_A = 25°C, V_S = ±15V, R_L = 10kΩ, グランドに接続, V_{REF} = 0V, V_{CM} = 0V, および G = 1 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
入力						
V _{OSI}	入力段オフセット電圧 ^{(1) (3)}			10	35	μV
		T _A = -40°C ~ +125°C ⁽²⁾			75	
	入力段オフセット電圧ドリフト	T _A = -40°C ~ +125°C		0.1	0.4	μV/°C
V _{OSO}	出力段オフセット電圧 ^{(1) (3)}			50	500	μV
		T _A = -40°C ~ +125°C ⁽²⁾			2000	
	出力段オフセット電圧ドリフト	T _A = -40°C ~ +125°C ⁽²⁾			15	μV/°C
PSRR	電源電圧変動除去比	G = 1, RTI	106	120		dB
		G = 10, RTI	114	120		
		G = 100, RTI	121	126		
		G = 1000, RTI	123	128		
Z _{in}	入力インピーダンス		1 7			GΩ pF
	RFI フィルタ, -3dB 周波数			220		MHz
V _{CM}	動作入力範囲 ⁽⁴⁾		(-V _S) + 2.5		(+V _S) - 2.5	V
		V _S = ±4V ~ ±18V	図 8-2 および 図 8-3 を参照してください。			
CMRR	同相電圧除去比	DC ~ 60Hz, RTI, V _{CM} = (V-) + 2.5V ~ (V+) - 2.5V, G = 1	92	110		dB
		DC ~ 60Hz, RTI, V _{CM} = (V-) + 2.5V ~ (V+) - 2.5V, G = 10	112	125		
		DC ~ 60Hz, RTI, V _{CM} = (V-) + 2.5V ~ (V+) - 2.5V, G = 100	120	127		
		DC ~ 60Hz, RTI, V _{CM} = (V-) + 2.5V ~ (V+) - 2.5V, G = 1000	120	127		
バイアス電流						
I _B	入力バイアス電流	V _{CM} = V _S /2			20	nA
	入力バイアス電流ドリフト	T _A = -40°C ~ +125°C		10	80	pA/°C
I _{OS}	入力オフセット電流	V _{CM} = V _S /2			6	nA
	入力オフセット電流ドリフト	T _A = -40°C ~ +125°C		5		pA/°C

7.5 電気的特性 (continued)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、 $V_{CM} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
ノイズ電圧						
e_{NI}	入力段電圧ノイズ ⁽⁸⁾	$f = 1\text{kHz}$ 、 $G = 1000$ 、 $R_S = 0\Omega$		1		$\text{nV}/\sqrt{\text{Hz}}$
		$f_B = 0.1\text{Hz} \sim 10\text{Hz}$ 、 $G = 1000$ 、 $R_S = 0\Omega$		0.06		μV_{PP}
e_{NO}	出力段電圧ノイズ ⁽⁸⁾	$f = 1\text{kHz}$ 、 $R_S = 0\Omega$		45		$\text{nV}/\sqrt{\text{Hz}}$
		$f_B = 0.1\text{Hz} \sim 10\text{Hz}$ 、 $R_S = 0\Omega$		5		μV_{PP}
i_N	電流ノイズ	$f = 1\text{kHz}$ ⁽⁹⁾		1.1		$\text{pA}/\sqrt{\text{Hz}}$
		$f_B = 0.1\text{Hz} \sim 10\text{Hz}$		100		pA_{PP}
ゲイン						
G	ゲイン計算式		$1 + (6\text{k}\Omega/R_G)$			V/V
	ゲイン		1		10000	V/V
GE	ゲイン誤差 ⁽⁷⁾	$G = 1$ 、 $V_O = \pm 10\text{V}$		± 0.005	± 0.025	%
		$G = 10$ 、 $V_O = \pm 10\text{V}$		± 0.025	± 0.1	
		$G = 100$ 、 $V_O = \pm 10\text{V}$		± 0.025	± 0.1	
		$G = 1000$ 、 $V_O = \pm 10\text{V}$		± 0.05		
	ゲイン誤差ドリフト ⁽⁵⁾	$G = 1$ 、 $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$			± 5	$\text{ppm}/^\circ\text{C}$
		$G > 1$ 、 $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$				
	ゲインの非直線性	$G = 1$ 、 $V_O = -10\text{V} \sim +10\text{V}$		3		ppm
		$G = 10^{(6)}$ 、 $V_O = -10\text{V} \sim +10\text{V}$		10		
THD	全高調波歪	$f = 1\text{kHz}$ 、 $V_O = 10\text{V}_{PP}$		127		dBc
HD2	2次高調波歪	$f = 1\text{kHz}$ 、 $V_O = 10\text{V}_{PP}$		127		dBc
HD3	3次高調波歪	$f = 1\text{kHz}$ 、 $V_O = 10\text{V}_{PP}$		157		dBc
THD	全高調波歪	$f = 10\text{kHz}$ 、 $V_O = 10\text{V}_{PP}$		119		dBc
HD2	2次高調波歪	$f = 10\text{kHz}$ 、 $V_O = 10\text{V}_{PP}$		130		dBc
HD3	3次高調波歪	$f = 10\text{kHz}$ 、 $V_O = 10\text{V}_{PP}$		120		dBc
出力						
	電圧スイング	$R_L = 10\text{k}\Omega$	$(V-) + 0.15$		$(V+) - 0.15$	V
	負荷容量 (安定動作)			200		pF
Z_O	閉ループ出力インピーダンス	$f = 1\text{MHz}$		1.5		Ω
I_{SC}	短絡電流	$V_S/2$ まで連続		± 34		mA
周波数特性						
BW	帯域幅、 -3dB	$G = 1$		28		MHz
		$G = 10$		13		
		$G = 100$		8		
		$G = 1000$		1.25		
SR	スルーレート	$G = 1$ 、 $V_{STEP} = 10\text{V}$		35		V/ μs
t_S	セトリング・タイム	0.01%、 $G = 1 \sim 100$ 、 $V_{STEP} = 10\text{V}$		0.4		μs
		0.01%、 $G = 1000$ 、 $V_{STEP} = 10\text{V}$		0.4		
		0.001%、 $G = 1 \sim 100$ 、 $V_{STEP} = 10\text{V}$		0.6		
		0.001%、 $G = 1000$ 、 $V_{STEP} = 10\text{V}$		1.5		

7.5 電気的特性 (continued)


$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、 $V_{CM} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
基準電圧入力						
R_{IN}	入力インピーダンス			10		k Ω
	入力電流			80		μA
	基準入力電圧		(V-)		(V+)	V
	ゲイン～出力			1		V/V
	基準ゲイン誤差	$V_O = \pm 10\text{V}$ 、電圧スイング範囲内		0.01	0.05	%
電源						
I_Q	静止電流 ⁽⁷⁾	$V_{IN} = 0\text{V}$		6.2	6.6	mA
		$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$			8.9	

- (1) 合計オフセット、基準入力 (RTI) : $V_{OS} = (V_{OSI}) + (V_{OSO}/G)$ 。
- (2) 特性により規定されています。実製品の検査は行っていません。
- (3) オフセットの各ドリフトは無関係です。入力換算のオフセットのドリフトは、以下を使用して計算されます。 $\Delta V_{OS(RTI)} = \sqrt{[\Delta V_{OSI}]^2 + (\Delta V_{OSO}/G)^2}$ 。
- (4) 入力段の入力電圧範囲。入力範囲は、同相電圧、差動電圧、ゲイン、および基準電圧に応じて変化します。図 7-12 を参照してください。
- (5) $G > 1$ に対して規定される値には、外部ゲイン抵抗 R_G の影響は含まれません。
- (6) 熱による影響は、入力段の非直線性を低下させる可能性があるため、ゲインでスケールリングすることがあります。図 9-5 を参照してください。
- (7) このパラメータは、高速自動テスト環境でテストされており、長時間の時定数による熱の影響は受けません。熱による影響は、電源電圧、レイアウト、ヒートシンク、エアフロー条件によって異なります。
- (8) RTI の合計電圧ノイズは、 $e_{N(RTI)} = \sqrt{[e_{NI}]^2 + (e_{NO}/G)^2}$ で表されます。
- (9) 不平衡な入力インピーダンスに対して規定される入力電流ノイズ密度。バイアス電流のキャンセルにより、平衡化システムに対するノイズ性能が改善されます。図 7-25 を参照してください。







7.6 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、中電圧での V_{CM} 、 $V_{RL} = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)



7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, 中電圧での V_{CM} , $V_{RL} = 10\text{k}\Omega$, グランドに接続, $V_{REF} = 0\text{V}$, および $G = 1$ (特に記述のない限り)



7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、中電圧での V_{CM} 、 $V_{RL} = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)




図 7-13. 出力を基準とするオフセット電圧と負入力同相電圧との関係




図 7-14. 出力を基準とするオフセット電圧と正入力同相電圧との関係




図 7-15. 正入力バイアス電流と入力同相電圧との関係




図 7-16. 負入力バイアス電流と入力同相電圧との関係




図 7-17. 入力オフセット電圧と入力同相電圧との関係




図 7-18. 入力バイアス電流と温度との関係

7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、中電圧での V_{CM} 、 $V_{RL} = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)




図 7-19. 入力オフセット電流と温度との関係




図 7-20. CMRR と周波数 (RTI) との関係




図 7-21. CMRR と周波数との関係 (1kΩ のソース不均衡)




図 7-22. 正の PSRR と周波数 (RTI) との関係




図 7-23. 負の PSRR と周波数 (RTI) との関係




図 7-24. 電圧ノイズ・スペクトル密度と周波数 (RTI) との関係

7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、中電圧での V_{CM} 、 $V_{RL} = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)




図 7-25. 電流ノイズ・スペクトル密度と周波数 (RTI) との関係




図 7-26. 0.1Hz~10Hz RTI 電圧ノイズ




図 7-27. 0.1Hz~10Hz RTI 電圧ノイズ




図 7-28. 0.1Hz~10Hz RTI 電流ノイズ




図 7-29. ゲイン非直線性と出力電圧との関係




図 7-30. ゲイン非直線性と出力電圧との関係

7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、中電圧での V_{CM} 、 $V_{RL} = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)




図 7-31. 閉ループ・ゲインと周波数との関係




図 7-32. 閉ループ出力インピーダンスと周波数との関係




図 7-33. 大信号周波数応答




図 7-34. オーバーシュートと容量性負荷との関係




図 7-35. 小信号ステップ応答 $G = 1$










図 7-36. 小信号ステップ応答 $G = 10$

7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、中電圧での V_{CM} 、 $V_{R_L} = 10\text{k}\Omega$ 、グランドに接続、 $V_{REF} = 0\text{V}$ 、および $G = 1$ (特に記述のない限り)



7.6 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, 中電圧での V_{CM} , $V_{R_L} = 10\text{k}\Omega$, グランドに接続, $V_{REF} = 0\text{V}$, および $G = 1$ (特に記述のない限り)




図 7-43. 全高調波歪と周波数との関係 (負荷ごと)




図 7-44. 2次高調波歪と周波数との関係




図 7-45. 3次高調波歪と周波数との関係





図 7-46. 消費電流と温度との関係

8 詳細説明

8.1 概要

INA849 は、電流フィードバック入力段と 4 抵抗差動アンプ出力段を持つ、モノリシックの高精度な計測アンプです。次のセクションの機能ブロック図は、差動入力電圧を Q_1 と Q_2 によりバッファされ、 R_G の両端に強制的に印加されることで、 R_G 、 R_1 、 R_2 を経由して信号電流が流れるようになる方法を示しています。出力差動アンプ A_3 は、入力信号の同相モード成分を除去し、出力信号が REF ピンに追加されます。 R_1 と R_2 の両端での V_{BE} と電圧降下は、 A_1 と A_2 上で、入力電圧よりも約 0.8V 低い出力電圧を生成します。

8.2 機能ブロック図



8.3 機能説明

8.3.1 可変ゲイン設定

図 8-1 は、INA849 のゲインが、RG ピン (ピン 2 と 3) の間に接続された単一の外部抵抗 (RG) によって設定されることを示しています。




図 8-1. INA849 の簡略化された図と出力式

RG の値は、次の式に従い選択されます。

$$G = 1 + \frac{6 \text{ k}\Omega}{R_G} \quad (1)$$

表 8-1 は、一般的に使用される複数のゲインと抵抗値を示しています。式 1 の 6kΩ の項は、内部の 2 つの 3kΩ フィードバック抵抗の合計の計算結果です。これらのオンチップ抵抗はレーザ・トリムされ、精度の高い絶対値に調整されます。これらの抵抗の精度と温度係数は、INA849 のゲイン精度とドリフト仕様に含まれています。

表 8-1. 一般的に使用されるゲインと抵抗値

必要なゲイン (V/V)	標準 1% RG (Ω)	計算されたゲイン (V/V)	計算されたゲイン誤差 (%)
1	接続なし	N/A	N/A
2	6.04k	1.9933	0.33
5	1.50k	5	0
10	665	10.022	-0.23
20	316	19.987	0.06
50	121	50.586	-1.17
100	60.4	100.337	-0.34
200	30.1	200.335	-0.17
500	12.1	496.867	0.63
1000	6.04	994.377	0.56

出力段の 5kΩ のフィードバック抵抗は、供給電圧に比例してマッチングされ、ユニティゲインの安定性を保ちます。これらの抵抗は、製造状態により最大 15% シフトすることがあります。

図 8-1 で示され、図 11-1 で詳細が説明されているように、各電源ピンとグランドの間に低 ESR、0.1μF のセラミック・バイパス・コンデンサを、デバイスのできるだけ近くに配置して、接続するようにしてください。

8.3.2 ゲイン・ドリフト

外部ゲイン設定抵抗 R_G の安定性と温度ドリフトも、ゲインに影響を与えます。ゲインの精度とドリフトに対する R_G の寄与は、式 1 で決定されます。

INA849 が R_G を接続せずに $G = 1$ を使用すると、最良のゲイン・ドリフト値 $5\text{ppm}/^\circ\text{C}$ (最大値) が達成されます。この場合、ゲイン・ドリフトは、差動アンプ A_3 の内蔵 $5\text{k}\Omega$ 抵抗の温度係数のミスマッチによって制限されます。ゲインが 1 より大きい場合、外部ゲイン抵抗 R_G のドリフトに比例して、 A_1 および A_2 のフィードバック内の $3\text{k}\Omega$ 抵抗の個々のドリフトの結果、ゲイン・ドリフトが増大します。



内部帰還抵抗の温度係数が低いいため、他のソリューションと比較して、 1V/V を超えるゲインを使用するアプリケーションの全体的な温度安定性が向上します。

高いゲインに必要な抵抗値が低いいため、配線抵抗が重要な考慮事項になります。ソケットは配線抵抗に加えられ、ゲインが約 100 以上になるとゲイン誤差 (不安定なゲイン誤差など) が増大します。

安定性を維持するため、 R_G 接続部の寄生容量は数 pF を超えないようにします。 R_G ピンの寄生成分を慎重にマッチングさせることで、全周波数帯域の最適な CMRR が維持されます。

8.3.3 広い入力同相範囲

INA849 の入力回路の線形入力電圧範囲は、両方の電源の 2.5V (最大値) 以内で拡大し、この範囲全体に渡り優れた同相除去を維持します。最も一般的な動作条件の場合の同相範囲は、図 8-2 と 図 8-3 で示されています。他の動作条件の場合の同相範囲は、計測アンプの入力同相範囲を計算を使用すると最適に計算することができます。



8.4 デバイスの機能モード

INA849 は単一機能モードを持っており、電源電圧が 8V ($\pm 4\text{V}$) を上回ると動作します。INA849 の最大電源電圧は 36V ($\pm 18\text{V}$) です。

9 アプリケーションと実装

NOTE

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

9.1.1 リファレンス・ピン

INA849 の出力電圧は、基準ピン REF の電圧を基準にして開発されています。

REF ピンを使用して、出力信号を精密に中点電源電圧レベルにオフセットします。通常、このオフセットは 5V 電源環境で 2.5V です。このレベル・シフトを実現するには、INA849 が単一電源の A/D コンバータ (ADC) を駆動するように、電圧ソースを REF ピンに接続して出力をレベル・シフトする必要があります。

デュアル電源動作では、通常、基準ピンを低インピーダンスのシステム・グラウンドに接続します。

基準ピンに印加される電圧ソースは、出力インピーダンスを低くする必要があります。図 9-1 に示すように、基準ピンの抵抗 (R_{REF} として表示) は、内部の $5\text{k}\Omega$ 抵抗と直列で、内部差動アンプの 4 つの抵抗に不均衡が生じます。




図 9-1. 基準ピン部の寄生抵抗

この不均衡は、同相除去比 (CMRR) の劣化を生じさせます。図 9-2 は、基準ピンのソース抵抗に応じて同相除去比がどのように劣化するかを示します。最高の性能を得るには、REF ピン (R1 として表示) へのソースインピーダンスを 0.1Ω 未満に維持して、DC CMRR を 100dB よりも大きい値に維持してください。




図 9-2. 基準ピン部の寄生抵抗の影響

電圧基準デバイスは、基準ピン用の低インピーダンス電圧ソースを提供するための優れたオプションです。ただし、抵抗分圧器で基準電圧を生成する場合は、CMRR の劣化を避けるため、分圧器をオペアンプ (図 9-3 参照) でバッファする必要があります。





図 9-3. オペアンプを使用した基準電圧のバッファ

9.1.2 入力バイアス電流のリターン・パス

INA849 の入力インピーダンスは非常に大きい値です (約 100 G Ω)。ただし、両方の入力に対して、入力バイアス電流のパスを用意する必要があります。この入力バイアス電流は標準的に、約 6nA です。大きい入力インピーダンスは、入力電圧が変化した場合でも、入力バイアス電流の変化がわずかであることを意味します。

正常な動作を実現するために、入力回路はこの入力バイアス電流に対してパスを用意する必要があります。図 9-4 は、さまざまな入力バイアス電流パスを示しています。バイアス電流パスがないと、入力は INA849 の同相範囲を超える電位に対してフローティングし、入力アンプが飽和します。差動ソース抵抗が低い場合、バイアス電流のリターン・パスは (熱電対の例に示すように) 1 つの入力に接続します。ソース・インピーダンスがより高い場合、2 つの等価の抵抗を使用することで、バイアス電流による入力オフセット電圧の低下という優位性があることで平衡な入力を実現し、高周波の同相除去を改善できます。



注:トランス内のセンター・タップにより、バイアス電流の帰還が供給されます。

図 9-4. 入力同相電流パスの供給

9.1.3 消費電力による熱の影響

INA849 は、 $\pm 15\text{V}$ 電源電圧で無信号状態でも、約 200mW の電力を消費します。内部抵抗ネットワークと出力負荷駆動により、入力信号に応じてさらに消費電力が生じます。INA849 はシリコン面積が小さいので、電気的性能に悪影響を及ぼす可能性のある温度勾配が内部回路に生じます。

シリコン内のこれらの熱効果により、オフセット電圧、直線性、同相除去比、全高調波歪などの高精度パラメータが影響を受けることがあります。温度勾配は、高いゲイン (>10) と大きな出力電圧変動を持つ低周波数の入力信号の性能に対して特に影響を及ぼします。アプリケーションで許可される場合は、グラフ 図 9-5 で示されるように、電源電圧を下げることで熱効果を最小限に抑えることができます。




図 9-5. $G = 1000$ の場合の直線性と電源電圧との関係

9.2 代表的なアプリケーション

9.2.1 センサ・コンディショニング回路

図 9-6 は INA849 の代表的なアプリケーションを示しています。




図 9-6. センサ・コンディショニング回路

9.2.1.1 設計要件

代表的なアプリケーションに対する設計要件は次のとおりです。

- 電源電圧、 $V_S = \pm 15V$
- AC 結合の入力信号
 - コンデンサの許容誤差、5%
- $V_{REF} = 2.5V$ でバッファされた基準電圧
- 出力電圧: $0V \sim 5V$
- 1 次フィルタ段 (-3dB) 周波数、27kHz

9.2.1.2 詳細な設計手順

計測アンプを使用して AC 結合の入力信号を駆動する場合、[セクション 9.1.2](#) の記載に従い入力バイアス電流パスが必要です。パスの例は、[図 9-6](#) の抵抗 R_1 および R_2 です。抵抗値を選択するには、より低い値で増加する入力電流ノイズと、より高い値で増加する入力電圧ノイズとの間でトレードオフを見きわめる必要があります。

[センサ・コンディショニング回路](#) のアプリケーション回路例に示すように、[セクション 9.1.1](#) は、基準ピンを低インピーダンス基準に接続する必要があることを示しています。基準ピンは、高抵抗分圧器により作り出される $2.5V$ の基準電圧に接続する必要があります。OPA192 は基準電圧のバッファを可能にします。OPA192 の実効出力インピーダンスは次のように求められます。OPA192 アンプの DC 開ループ・インピーダンスは約 $3k\Omega$ です。バッファ構成 ($A_V = 1$) において、開ループ電圧ゲインにより、アンプの出力インピーダンスは低下します。OPA192 は $126dB$ の標準的な A_{OL} を指定しているため、 $R_{OUT} = 1.5m\Omega$ の出力インピーダンスが得られます。

9.2.2 マイク・プリアンプ回路のファンタム電源




図 9-7. マイク・プリアンプ回路のファンタム電源

図 9-7 は、ファンタム電源の生成に使用するマイクロフォン入力アンプの標準的なアプリケーション回路を示しています。ファンタム電源は、同一の信号経路を使用して、電力とオーディオ信号を供給します。

マイクロフォンへの電力供給が必要な場合に、48V 電源に接続されている R1 と R2 が電流パスを定義します。したがって、C3 と C4 が INA849 を保護するためのブロッキング・コンデンサとして使用されます。不具合発生時に入力接続が短絡した場合、大きなサージ電流により、ショットキー・ダイオードを経由して DC ブロッキング・コンデンサが放電されます。48V ファンタム電源の場合、このサージ電流は短い時間に 4A を超えます。最低でも 10A のサージ電流の仕様を持つショットキー・ダイオードを使用するようにしてください。DC ブロッキング・コンデンサを持つ直列抵抗を追加するとサージ電流が制限されますが、回路のノイズが増大するため、トレードオフとなることを考慮する必要があります。

高性能マイクにとって重要な基準の 1 つに、可聴周波数範囲全体に渡り、最適なソース・インピーダンスを実現することがあります。INA849 の非常に優れた超低ノイズ性能により、変圧器を必要とすることなく直接入力が可能になります。

R4 と R5 は R1 と R2 と並列に接続することで、INA849 でバイアス電流パスを実現します。入力バイアス電流 (最大 20nA) は、出力の電圧誤差として反映される DC 差動入力電圧を供給します。できるだけ小さい抵抗を使用して、これらの抵抗の熱ノイズが支配的な要素にならないようにしてください。

入力 AC カップリング・コンデンサ (C3 と C4) のミスマッチにより、低い周波数でも同相信号除去比が大幅に低下する可能性があります。バイアス抵抗 (R4 と R5) の両方に接続する追加抵抗 (R6) を使用すると、この影響を軽減できます。

詳細な分析については、TINA TI™ シミュレーション・ソフトウェアを使用してください。

10 電源に関する推奨事項

INA849 の公称性能は、電源電圧 $\pm 15V$ と電源電圧の midpoint 基準電圧で動作が規定されています。また、このデバイスは $\pm 4V$ (8V) から $\pm 18V$ (36V) までの電源と、電源電圧の非 midpoint 基準電圧を使用しても、優れた性能で動作します。[セクション 7.6](#) は、動作電圧および基準電圧によって大きく変化する可能性のあるパラメータを示しています。

11 レイアウト

11.1 レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

- 同相信号が差動信号と熱起電力 (EMF) に変換されないようにするために、両方の入力パスが対称であり、ソース・インピーダンスと容量に対して適切にマッチングされていることを確認してください。
- 外部ゲイン抵抗は RG ピンの近くに配置して、ループのインダクタンスをできるだけ小さくして、潜在的な寄生カップリング・パスを避けながらも、RG ピン間の容量のミスマッチを最小限に抑えるようにしてください。
- ノイズが回路全体とデバイスの電源ピンを経由して、アナログ回路に伝播することがあります。バイパス・コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給することにより、結合ノイズを低減します。
 - 各電源ピンとグラウンド間に、低 ESR 0.1 μ F のセラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。
 - 単一電源アプリケーションには、V+ からグラウンドまで単一のバイパス・コンデンサが適用できます。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離した状態にすることができない場合、ノイズの多い配線と並行にするよりは、敏感な配線を垂直に交差させる方がはるかに効果的です。
- 配線はできる限り短くします。
- 熱接続部の数を最小限に抑えます。理想的には、信号経路はビアを使用せずに単一層で配線します。
- 主要な熱エネルギー・ソースからは十分に距離を離します (消費電力が大きい回路)。それができない場合は、差動信号路の熱エネルギー・ソースとマッチングするようにデバイスを配置します。

11.2 レイアウト例





図 11-1. 回路図と関連する PCB レイアウトの例

12 デバイスおよびドキュメントのサポート

12.1 ドキュメントのサポート

12.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、[『計測アンプの総合計算誤差』アプリケーション・ノート](#)

12.2 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on [ti.com](#). Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

12.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

12.4 商標

TINA TI™ and TI E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

12.5 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

12.6 Glossary

[TI Glossary](#) This glossary lists and explains terms, acronyms, and definitions.

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
INA849DGKR	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ	Samples
INA849DGKT	ACTIVE	VSSOP	DGK	8	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ	Samples
INA849DR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA849	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.


(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA849DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA849DGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA849DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA849DGKR	VSSOP	DGK	8	2500	356.0	356.0	35.0
INA849DGKT	VSSOP	DGK	8	250	210.0	185.0	35.0
INA849DR	SOIC	D	8	2500	356.0	356.0	35.0




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated